

Exercícios – CPU

1) Considerando o código de 16 bits abaixo, mostre o estado da pilha (SP e conteúdo) sempre após alguma instrução que altere a pilha ou o SP. Assuma que SP inicia com valor 0x100 e que é incrementado após um dado ser colocado na pilha, e que o PC inicia com 0x0000.

<u>Start:</u>		<u>PROC1:</u>		<u>PROC2:</u>	
0x0000	MOV AX, 0x10	0x4500	CALL PROC2	0x4800	JMP PROC3
0x0002	CALL PROC1	0x4502	RET	0x4802	NOP
0x0004	CALL PROC2			0x4804	RET
0x0006	PUSH AX				
0x0008	POP AX			<u>PROC3:</u>	
0x000A	JMP 0x000C			0x5800	JMP 0x4804

2) No que se refere ao uso da pilha, indique o problema que ocorre com a execução do código abaixo e cite duas possíveis soluções. Assuma uma arquitetura de 16 bits, uma pilha de 16 bytes e SP iniciando em 0x100.

<u>Start:</u>		<u>PROC1:</u>		<u>PROC2:</u>	
0x0000	PUSH AX	0x4500	CALL PROC2	0x4800	NOP
0x0002	CALL PROC1	0x4502	RET	0x4802	NOP
0x0004	JMP PROC2			0x4804	RET
0x0006	POP BX				
0x0008	JMP 0x000A				

3) Considere um processador genérico de 16 bits, contendo 16 registradores de uso geral (de R0 a R15), 1 PC e 1 IR. Sabendo que este processador possui instruções em dois formatos, conforme especificado a seguir, utilize a tabela de decodificação abaixo para interpretar o programa contido na memória de programa e responda os seguintes itens, assumindo que o valor inicial do PC é 0:

Memória de programa:

<u>Endereço</u>	<u>Conteúdo</u>
0x0000	0x4012
0x0002	0x4213
0x0004	0x1120
0x0006	0x0711
0x0008	0x0F07
0x000A	0x5110

– Formato de instrução do tipo 1:

- Bits [15:12] → Indicam a operação
- Bits [11:8] → Indicam o registrador Rd
- Bits [7:4] → Indicam o registrador Rm
- Bits [3:0] → Indicam o registrador Rn

– Formato de instrução do tipo 2:

- Bits [15:12] → Indicam a operação
- Bits [11:8] → Indicam o registrador Rd
- Bits [7:0] → Indicam o Endereço

a) Qual o valor final do PC após execução do trecho de código?

b) Considerando que os endereços 0x12 e 0x13 iniciam com os valores 6 e 7, respectivamente, e que trata-se de uma memória 256x16, qual o valor final dos registradores R0, R1, R2, R7 e R15 ?

Tabela de decodificação

OPCODE	Operação	Tipo	Exemplo
0	ADD	1	ADD Rd Rm Rn → Rd = Rm + Rn
1	SUB	1	SUB Rd Rm Rn → Rd = Rm - Rn
2	MUL	1	MUL Rd Rm Rn → Rd = Rm x Rn
3	DIV	1	DIV Rd Rm Rn → Rd = Rm / Rn
4	LOAD	2	LOAD Rd [ADDRESS] → Rd = [ADDRESS]
5	STORE	2	STORE Rd [ADDRESS] → [ADDRESS] = Rd

Obs. O valor entre colchetes indica o conteúdo do endereço. Ex. [0x30] refere-se ao conteúdo que está no endereço 0x30

4) Considerando a questão anterior, assuma que cada estágio de pipeline tem duração de 5 ns e calcule em quanto tempo o código mostrado seria executado em uma arquitetura com pipeline de 4 estágios, sendo eles: Busca, Decodificação, Execução e Escrita, onde há um *harzard* estrutural de forma que os estágio de Busca e Escrita não podem ocorrer simultaneamente.

5) Considere AX = 0x10, BX = 0x15 e CX = 0x20. Utilizando apenas instruções PUSH e POP, escreva um código que realize as seguintes operações:

a)	b)	c)
AX ← BX;	AX ← CX;	CX ← BX;
BX ← AX;	BX ← CX;	BX ← AX;
		AX ← CX;

6) Sabendo que SP inicia com 0x108 e que os valores iniciais da pilha são mostrados abaixo, mostre o conteúdo final de SP e da pilha após a execução do seguinte código em uma arquitetura de 32 bits:

MOV A, [0x110] POP B SUB A, B PUSH A ADD B, A POP E MOV E, [SP] MULT A, E PUSH A PUSH B	Pilha: <table border="1"> <thead> <tr> <th>Endereço</th> <th>Conteúdo</th> </tr> </thead> <tbody> <tr><td>0x00000100</td><td>0x00000001</td></tr> <tr><td>0x00000104</td><td>0x00000002</td></tr> <tr><td>0x00000108</td><td>0x00000003</td></tr> <tr><td>0x0000010C</td><td>0x00000004</td></tr> <tr><td>0x00000110</td><td>0x00000005</td></tr> <tr><td>0x00000114</td><td>0x00000006</td></tr> <tr><td>0x00000118</td><td>0x00000007</td></tr> </tbody> </table>	Endereço	Conteúdo	0x00000100	0x00000001	0x00000104	0x00000002	0x00000108	0x00000003	0x0000010C	0x00000004	0x00000110	0x00000005	0x00000114	0x00000006	0x00000118	0x00000007
Endereço	Conteúdo																
0x00000100	0x00000001																
0x00000104	0x00000002																
0x00000108	0x00000003																
0x0000010C	0x00000004																
0x00000110	0x00000005																
0x00000114	0x00000006																
0x00000118	0x00000007																

7) Responda os itens abaixo considerando um código com 4 KB de tamanho sendo executado em uma CPU de 32 bits, onde cada estágio de pipeline tem duração de 10 ns.

- Em quanto o tempo o código será executado em um pipeline de 5 estágios?
- Em quanto o tempo o código será executado em um superpipeline de 4 estágios?
- Em quanto o tempo o código será executado em arquitetura superescalar com 2 pipelines de 7 estágios?

8) Assumindo que cada estágio de pipeline tem duração de 5 ns, qual a quantidade máxima de instruções que podem ser executadas completamente em 60 ns nos seguintes casos:

- Arquitetura com pipeline simples de 3 estágios

b) Arquitetura superescalar com 2 pipelines de 5 estágios

9) Usando os formatos de instrução abaixo, mostre como ficaria o conteúdo da memória de programa para o código abaixo, iniciando no endereço 0xFE. Considere uma arquitetura de 16 bits.

```
LOAD R4 [0x64]
LOAD R5 [0x60]
ADD R0 R4 R5
SUB R1 R5 R4
STORE R0 [0x30]
PUSH R1
```

Formato de instrução do tipo 1:

- Bits [15:12] → Operação
- Bits [11:8] → Registrador Rd
- Bits [7:4] → Registrador Rm
- Bits [3:0] → registrador Rn

Formato de instrução do tipo 2:

- Bits [15:12] → Operação
- Bits [11:8] → Registrador Rd
- Bits [7:0] → Endereço

Formato de instrução do tipo 3:

- Bits [15:12] → Operação
- Bits [11:8] → Registrador Rd
- Bits [7:0] → Não usado

Tabela de decodificação

OPCODE	Operação	Tipo	Exemplo
0	ADD	1	ADD Rd Rm Rn → Rd = Rm + Rn
1	SUB	1	SUB Rd Rm Rn → Rd = Rm - Rn
2	MUL	1	MUL Rd Rm Rn → Rd = Rm x Rn
3	DIV	1	DIV Rd Rm Rn → Rd = Rm / Rn
4	LOAD	2	LOAD Rd [ADDRESS] → Rd = [ADDRESS]
5	STORE	2	STORE Rd [ADDRESS] → [ADDRESS] = Rd
6	PUSH	3	PUSH Rd → Salva Rd na pilha
7	POP	3	POP Rd → Carrega Rd da pilha

10) Considerando uma arquitetura de 16 bits, com 8 registradores (R0 a R7), além de PC, IR e SP, especifique um formato válido para o conjunto de instruções abaixo, definindo uma tabela de decodificação. Considere que #Imm8 indica valores de imediatos de 8 bits e que Rd corresponde sempre a R0 em todos os acessos indexados.

- MOV Rd, Rm
- MOV Rd, #Imm8
- MOV [Rd], Rm
- MOV Rd, [Rm]
- MOV [Rd + #Imm8], Rm
- MOV Rd, [Rm + #Imm8]
- PUSH Rm
- POP Rd
- JMP #Imm8

11) Dado o programa abaixo, descrito usando instruções com 1 endereço, responda o que se pede:

Load A
Add B
Store Z
Load D
Sub E
Mult Z
Div C
Store Z

a) Qual a expressão aritmética correspondente a este código?

b) Em quanto o tempo o código será executado se for usado um pipeline de 4 estágios e cada estágio tiver duração de 7 ns?

As questões e problemas listados a seguir referem-se aos do livro **Arquitetura de Computadores, William Stallings, 8ª ed.**

Questões do livro:

10.14; 11.1 a 11.7; 12.4 a 12.6; 13.4; 14.2; 15.3, 15.5;

Problemas do livro:

10.6, 10.8; 10.13(a); 10.13(b); 11.13; 12.1; 12.3, 12.7, 12.8